Searching PAJ

1/2 ページ

PATENT ABSTRACTS OF JAPAN

(11)Publication number;

09-138390

(43)Date of publication of application: 27.05.1997

(51)Int.CI.

G02F 1/1333 G02F 1/13 G02F 1/1335 G02F 1/1335 G02F 1/136 G09F 9/35 G09G 3/36

(21)Application number: 08-241936

(71)Applicant ; CANON INC

(22)Date of filing:

12.09.1996

(72)Inventor: MIYAWAKI MAMORU

(30)Priority

Priority number: 07236859

Priority date: 14,09,1995

Priority country: JP


(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To minimize the incidence of light on an active element and suppress a light leak down to an extremely small level by placing macromolecule scatter type liquid crystal in an area between pixel electrodes or in part of an outer peripheral area always in scatter mode by applying a voltage to a conductive layer.

SOLUTION: A video signal is sent from a signal line to a pixel electrode 52 through the source-drain wire 51 of a selected TFT. The conductive layer 53, on the other hand, is applied with a voltage which is nearly as high as the voltage applied to a common transparent electrode 61. The liquid crystal layer between pixels, at a dummy pixel part, and on a peripheral circuit enters scatter mode. Of light which is made incident on the pixel electrode 52 almost at right angles, light 64 which is made incident except on a black matrix and the conductive layer 53 is transmitted through the pixel electrode 52. Light which is made obliquely on a display





panel normally causes color mixing, but the liquid crystal layer between the pixel electrodes 52, at the dummy pixel part, and on the peripheral circuit is in the scatter mode, and then light impinging on adjacent pixels is cut off.

LEGAL STATUS

[Date of request for examination]

14,04,1999

Date of sending the examiner's decision of

30.01.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] Searching PAJ

2/2 ページ

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-138390

(43)公開日 平成9年(1997)5月27日


(51) Int.Cl. ⁸	. /	識別記号	庁内整理番号	FI		. (1000			技術表示箇所		
G 0 2 F	1/1333		•	G 0 2	2 F	1/1333					
	1/13					1/13					
	1/1335	500				1/1335		500			
		5 3 0						530			
	1/136	500				1/136		500			
			審査請求	未請求	請求」	頃の数15	OL	(全 8 頁)	最終頁に続く		
(21)出願番号		特願平8-241936	持願平8-241936			(71) 出願人 000001007					
						キヤノ	ン株式	会社			
(22)出顧日		平成8年(1996)9月12日				東京都	大田区	下丸子3丁目3	30番2号		
				(72)発明者 宮脇 守							
(31)優先権主張番号		特顧平7-236859		東京都大田区下丸子3丁目30番2号キヤノ							
(32)優先日		平7 (1995) 9 月14日		ł		ン株式		1 261 0 1 110	<u>жы 2 - 7 г с 7</u>		
,								-			
(33)優先権主張国		日本(JP)		(74)1	人野分	弁理士	丸島	俄一			
				1							


(54) 【発明の名称】 液晶表示装置

(57)【要約】

【課題】 高精細、高輝度、コンパクト、低コスト、高コントラスト等全体的性能を高い次元で満足する液晶表示装置を提供する。

【解決手段】 画素電極52の下方に導電層53を配し、該導電層53に印加する電圧に応じて複数の画素電極52の間の領域の一部もしくは、前記画素電極を配した画像表示領域の外周領域の一部の高分子散乱型液晶の状態を常に散乱モードとする。





【特許請求の範囲】

【請求項1】 複数の走査線と複数の信号線の交差部に 対応して複数の画素電極を配したマトリクス基板と、前 記画素電極に対向する位置に透明電極を配した対向基板 と、の間に高分子分散型液晶を挟持してなる液晶表示装 置において、

1

前記画素電極の下方に導電層を配し、該導電層に印加する電圧に応じて少なくとも前記複数の画素電極の間の領域の一部もしくは、前記画素電極を配した画像表示領域の外周領域の一部の前記高分子散乱型液晶の状態を常に散乱モードとするようにしたことを特徴とする液晶表示 ****

【請求項2】 前記導電層が遮光層として機能する請求項1に記載の液晶表示装置。

【請求項3】 前記画素電極にはスイッチング機能を有するアクティブ素子が接続されている請求項1に記載の液品表示装置.

【請求項4】 前記アクティブ素子が薄膜トランジスタである請求項3に記載の液晶表示装置。

【請求項5】 前記薄膜トランジスタが、単結晶半導体 層を用いて構成されている請求項4に記載の液晶表示装 置

【請求項6】 前記アクティブ素子が単結晶MOSトランジスタからなる請求項3に記載の液晶表示装置。

【請求項7】 前記アクティブ素子は、nチャンネルとpチャンネルの2種類の単結晶MOSトランジスタからなる請求項6に記載の液晶表示装置。

【請求項8】 前記nチャンネルとpチャンネルの2種類の単結晶MOSトランジスタは、トランスミッションゲートを構成する請求項7に記載の液晶表示装置。

【請求項9】 前記単結晶MOSトランジスタは、半導体基板上に形成される請求項6~8のいずれか1項に記載の液晶表示装置。

【請求項10】 前記導電層は、前記マトリクス基板に 設けられた周辺駆動回路の上方にも設けられている請求 項1に記載の液晶表示装置。

【請求項11】 前記対向基板に設けられた透明電極が 分割され、各々に異なる電圧を印加する手段が接続され ている請求項1に記載の表示装置。

【請求項12】 前記分割された透明電極は、前記画素 電極に対向する位置に設けられている請求項11に記載 の表示装置。

【請求項13】 前記透明電極を前記画素電極の間に印加する電界は、となり合う行どうしで反転している請求項12に記載の表示装置。

【請求項14】 前記透明電極と前記画素電極の間に印加する電界は、時間ごとに反転している請求項12または13に記載の表示装置。

【請求項15】 少なくとも前記透明電極間もしくはそ ラスト等全体的性能を認める。 の周辺部には、別の電極があり、前記別の電極の直下の 50 を提供することにある。

液晶は常に散乱モードになるように設定されている請求 項13または14に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、画像・文字等を表示する装置、なかでも液晶を用いた表示装置に関する。 【0002】

【従来の技術】マルチメディア時代の到来により、近年、増々画像・音声といった人間の感性により情報交換を行うマンマシンインターフェースが重要になっている。こうしたなか、液晶表示装置は、薄型コンパクト、省エネ等の理由からマルチメディア時代のディスプレイとして、現在、さかんに研究開発がなされている。

【0003】液晶表示装置に主に用いられている液晶材料には、TN(Twisted Nematic)、STN(Super Twisted Nematic)、STN(Super Twisted Nematic)、FLC(Ferroelectric Liquid Crystal)等があるが、これらを用いた液晶表示装置は、偏光特性を変調して光量変化を生じさせるものである。したがって、透過型でも反射型でも照明光、液晶表示装置、そして観測者に至る光路において、光は2回偏光板を通過する必要がある。この2回の通過により、原理的には、50%、現状コントラスト特性の高い偏光板を使用すると、30~40%に光量は低下する。さらに、液晶表示装置の開口率等を考慮すると照明光から観測者へ至る実効的光利用効率は数%と極めて低いものとなってしまう。

[0004]

【発明が解決しようとする課題】こうしたなか、偏光板 30 を用いないプロジェクタ用反射型液晶素子として、NC AP (Nematic Curuilinear Al igned Phase)をMOSチップで駆動するも のがT. Nagata et. al; Technica l Report IEICE (The Instit ute of Electronics Inform ation and Communication E ngineers in Japan EID94-7 7,94-101(1994)] に開示されている。当 該文献には光リークの原因となる画素電極の間に入射す る光を遮蔽する遮光層をアクティブマトリクス基板に配 し、ライトバルブを構成した例が示されている。しかし ながらこのように遮光層を設けただけでは、十分満足の ゆくところまで光リークが押えられないのが実状であ る。また、画像表示部の外周部に、周辺駆動回路を設け たとき、周辺駆動回路部への光リークも問題になる。

【0005】本発明の目的は、上述した課題を解決した 液晶表示装置を提供することにある。本発明の別の目的 は、高精細、高輝度、コンパクト、低コスト、高コント ラスト等全体的性能を高い次元で満足する液晶表示装置

2

[0006]

【課題を解決するための手段】本発明は、上述した課題を解決するための鋭意検討を行なってなされたものであり、下述する構成のものである。即ち、本発明の液晶表示装置は、複数の走査線と複数の信号線の交差部に対応して複数の画素電極を配したマトリクス基板と、前記画素電極に対向する位置に透明電極を配した対向基板と、の間に高分子分散型液晶を挟持してなる液晶表示装置において、前記画素電極の下方に導電層を配し、該導電層に印加する電圧に応じて少なくとも前記複数の画素電極の間の一部もしくは、前記画素電極を配した画像表示領域の外周領域の領域の前記高分子散乱型液晶の状態を散乱モードとするようにしたことを特徴とするものである。

【0007】本発明では、前記導電層が遮光層として機能するといい。また、前記画素電極にはスイッチング機能を有するアクティブ素子が接続されているといい。

【0008】ここで、前記アクティブ素子が薄膜トランジスタでってもいい。また、前記薄膜トランジスタが、 単結晶半導体層を用いて構成されているといい。

【0009】また、前記アクティブ素子が単結晶MOSトランジスタからなってもいい。このとき、単結晶MOSトランジスタがnチャンネルとpチャンネルの2種類の単結晶MOSトランジスタからなるといい。また、前記nチャンネルとpチャンネルの2種類の単結晶MOSトランジスタは、トランスミッションゲートを構成するといい。また、前記単結晶MOSトランジスタは、半導体基板上に形成されるといい。

【0010】また、前記導電層は、前記マトリクス基板 に設けられた周辺駆動回路の上方にも設けられているといい。

【0011】また、前記対向基板に設けられた透明電極が分割され、各々に異なる電圧を印加する手段が接続されているといい。このとき、また、前記分割された透明電極は、前記画素電極に対向する位置に設けられているといい。また、前記透明電極を前記画素電極の間に印加する電界は、となり合う行どうしで反転しているといい。また、前記透明電極と前記画素電極の間に印加する電界は、時間ごとに反転しているといい。また、少なくとも前記透明電極間もしくはその周辺部には、別の電極があり、前記別の電極の直下の液晶は常に散乱モードになるように設定されている。

【0012】本発明の液晶表示装置においては、導電層に電圧を印加することで複数の画素電極の間の領域の高分子散乱モードとすることで、アクティブ素子への光入射が最小に抑えられ、光リークは実質的にないか若しくは極めて小さいレベルに抑えられる。これにより本発明の液晶表示装置は、高精細、高輝度、高コントラストを実現し得る優れたものとなる。

[0013]

4

【発明の実施の形態】本発明の液晶表示装置の 1 例について図 1 (a) 、図 1 (b) を参照して説明する。図 1 (a) は、図 1 (b) に示される液晶表示装置(パネル)の表示面を、 X_1-X_1 で切断した断面図である。

【0014】図1において、1は、画素電極52をマト リクス状に配したマトリクス基板である。通常基板1に は、石英やガラス等の透明基板が用いられる。62は、 対向基板であり、対向基板62上には画素電極52に対 向して透明電極61が配されている。マトリクス基板1 と、対向基板62の間には、これらに挟まれて高分子分 散型液晶が配されている。101、102、103、1 04、105及び106は、マトリクス基板1上に形成 された薄膜トランジスタ (以下、「TFT:Thin Film Transistor」ともいう。) であ り、これら薄膜トランジスタは、ソース21、22、2 3、24、25及び26、ドレイン41、42、43、 44、45及び46、ゲート31、32、33、34、 35及び36により構成されている。薄膜トランジスタ 101、106は、パネル駆動用の周辺回路を構成する ものである。薄膜トランジスタ102、103及び10 4は、表示用画素に対応した画素スイッチング用の薄膜 トランジスタであり、それぞれは、対向基板62上のカ ラーフィルタ60(R、G、B)に対応している。表示 領域のTFTを構成するゲート32、33、34は、不 図示の走査線に接続され、走査線と、ソースに接続され た信号線とは、交差し、交差部に対応して画素電極52 が設けられている。薄膜トランジスタ105は、表示領 域の周辺に設けられたもので表示領域の薄膜トランジス タと同等の構造を有するダミー画素用TFTである。5 1は、薄膜トランジスタのソース、ドレイン上部に設け られた金属配線層で表示領域(ダミー領域も含む)のソ ースには信号線が、ドレインには各々画素電極52が接 続されている。

【0015】53は、金属配線層51の上方且つ、画素電極52の下方に配された導電層で遮光層として機能するものである。図1(b)より理解されるように、導電層53は、実際の表示領域となる各画素の開口部55及び金属配線層51と画素電極52とを接続するスルーホール部56を除いて全面おおうように配されている。

【0016】遮光層として機能する導電層53は、パネル周辺部で上述とは異なるスルーホール54を介して金属配線層に接続され、該金属配線層は、導電層53を所望の電位にためたパッド57を介して電源と接続されている。59は対向基板62上に配されたブラックマトリックスであり、これには通常Cr等が用いられる。

【0017】ここで、理解しやすいように、高分子分散型液晶の特性を電圧が印加されていない時、散乱モード、電圧が印加されるにつれ透明モードへ変わるノーマ50 リー〇FF型として説明する。通常この種の液晶は、こ

5

のような特性を有する。

【0018】信号線からビデオ信号は選択されたTFT のソース・ドレインを介して画素電極に送られる。TF TのゲートをOFFした後、遮光導電層53と画素電極 52とがオーバーラップしている部分で構成される保持 容量により信号電圧が保持される。

【0019】一方、遮光導電層には、共通透明電極61 に印加する電圧とほぼ同等の電圧を印加しておく。これ により、図1(a)の63に示す如く、画素間は、液晶 層が散乱モードとなる。又、ダミー画素の画素電極

(D) にも、同一の信号を書き込むことによりダミー画 素上、又、周辺回路上の液晶層も散乱モードとなる。

【0020】これにより照明光で画素電極に垂直に近い 角度で入射した光のうち、ブラックマトリックス及び、 遮光導電層部以外に入射した光64は画素電極を通過す る。一方、表示パネルに斜めに入射した光は通常混色を もたらす。たとえば、Gのカラーフィルタを通過した光 が隣接したRの電極により変調した液晶層等を通過する ためである。しかしながら、本発明の構造では画素電極 と画素電極とのすき間、ダミー画素部、周辺回路上部の 液晶層は散乱モードとなっており、隣接画素に混入する 斜め光を図1(a)の65に示すように切断できる。こ れにより、高コントラスト、良好な色再現性をもつ表示 装置が実現できる。又、本発明の構造では、偏光板が不 要なため、高輝度な表示を得られる。

【0021】さらに、遮光メタル層、ダミー画素部の液 晶層には、電圧が印加されない構造になっており、焼き つき、不良等も信頼性をそこなう問題も生じないという 利点を有する。本発明の液晶表示装置は、透過型、反射 型のいずれの形態をも採用し得る。

[0022]

【実施例】

(実施例1) 反射型液晶表示装置の例を示す。図2は、 本発明を反射型液晶表示装置に適用した1例を示す模式 図である。図2に示した液晶表示装置においては、半導 体基板71上にトランジスタ202、遮光導電層53、 画素反射電極81等が形成されてアクティブマトリクス 基板を構成し、このアクティブマトリクス基板と対向す る透明共通電極61を配した対向基板62とアクティブ マトリクス基板との間に高分子分散型液晶58を配して 液晶表示装置が構成されている。71は、半導体基板で あり、本例ではn型を用いているが、p型基板を採用す ることもできる。72は、Pウエル、73は、フィール ド酸化膜、74は、Pウエル電位を設定するためのp⁺ 高濃度層である。75、76、77は半導体層に単結晶 Siを用いたMOSFET201のソース、ゲート、ド レインであり、MOSFET201は、表示パネルの周 辺回路を構成している。

【0023】図2にはn型MOSFET構成を図示した が、P型でも良く、MOSFET以外に、npn、pn 50 これにより、周辺回路に要求される耐圧は約半分とな

pバイポーラトランジスタを採用することもできる。

【0024】78、79、80は、画素スイッチ手段を 構成する薄膜トランジスタ202のソース、ゲートドレ インで、ソースは信号線へ、ゲートは、走査線にそれぞ れ接続されている。

【0025】51は、ソース、ドレインに接続された金 属配線であり、画素反射電極81は、金属配線51を介 してドレイン80に接続されている。本例では、画素ス イッチにTFTを用いたが、周辺回路を構成するMOS 10 FETを用いることもできる。画素反射電極81には、 平坦性、高反射率を有するものが適している。平坦性を 向上させるため、CMP (Chemical Mech anical Polishing) 処理を下地絶縁層 反射電極に施すことが望ましい。対向基板62の表面に は、図2の82に示す如く、凹凸をつけ、対向基板表面 からの正反射成分をCutする工夫がなされている。8 3は、対向基板62の反射側の表面に形成された反射防 止膜である。図2に示す如く、画素と画素との境界部に 入射した光84は、境界部では遮光導電層への印加電位 により、液晶層が散乱モードとなっているため85に示 す如く、散乱する。

【0026】一方、画素部に入射した光86は、所望の 変調をうけ88に示す如く正反射する。

【0027】以上説明したように、画素部に境界部に は、反射型液晶表示パネルではブラックマトリックスの ような遮光層はあまり有効でなく、本例のような液晶層 にて光を散乱させる方が有効である。なぜなら、ブラッ クマトリックスを設けても、ブラックマトリックス表面 からの正反射成分がどうしても存在し、ノイズ光になる 30 からである。又、ダミー画素部、周辺回路部も同様とな っていることは、言うまでもない。

【0028】本例の構成により、高コントラスト、良好 な色再現性が得られ反射電極により、その実効的光利用 効率が上昇し、高輝度化が図れる。さらに、半導体基板 上にトランジスタを形成し、それにより駆動するため、 小ピッチにしかも、高駆動能力の回路を構成できる。し たがって、小型でかつ高精細対応パネルが実現できた。 【0029】 (実施例2) 図1及び図2を用いて説明し た上述の例では、導電性遮光層に一定電圧を印加した

が、本例では、時間的に印加する電圧を変化させる例を 示す。

【0030】フリッカー防止のため、画素信号には通常 1 Hごと、反転した信号を印加する。したがって、周辺 駆動回路は、液晶層に印加する電圧の約2倍の振幅で駆 動できる回路系が必要となる。

【0031】そこで、本例では、対向基板及び導電性遮 光層を1Hごとに分割し、画素信号を反転せず、対向基 板と導電性遮光層を反転駆動した。遮光層の電圧が影響 する液晶層の対向基板は遮光層と同電位となっている。

り、より微細構造のものを用いることができる。

【0032】(実施例3)図3を用いて説明する。図3については、図2に示した部位と同一の部位には同じ番号を付したので、同一部位についての説明は、ここでは省略する。

【0033】本例の液晶表示装置は、実施例2に示した ものと同様に、対向基板側の電圧を反転駆動し、周辺回 路の駆動電位を約半分にするものである。

【0034】図3において、90は、導電性遮光層53と、反転信号を印加する対向基板の透明電極の間に設けられた透明電極91に電圧V_{COM}を印加する端子、92~95は、反転信号を印加するそれぞれの端子で図においては、これらの端子は、それぞれ独立して設けられているが、これらの端子は、半導体基板側に設けられた走査回路の出力と接続する構成が望ましい。そして、端子92~95につながった対向基板上の透明電極と画素反射電極81との間に印加する電界を時間的に反転させる。このとき、となりあう行の画素同志の電界極性を反転させてもいい。

【0035】図2に示したのと同様に各画素反射電極と対向する透明電極には反転電圧が、各画素反射電極との境界および周辺回路上に対向する位置には、V_{COM}が印加される構成になっている。これにより、画素電極以外の液晶層は、散乱モードとなり、本発明の効果が得られる。又、半導体基板側の導電性遮光層の電位を反転電圧にする必要もなく構成が容易となっている。

【0036】実施例2及び3では、反転周期を1Hを例にとり説明したが、この周辺回路の構造は、これに限定されるものではない。

【0037】(実施例4)図4を用いて説明する。図4に示した表示装置は、図1~図3に示した液晶表示装置を用いて構成したものの模式図である。図4において、101は、液晶パネル駆動及び光源コントロール用ボード、102は光源電源ユニット、103、光源、104は、非球面ミラー、105は、色分解用プリズム、106は、本発明の液晶パネル、107はマイクロミラー、108はアパーチャー、109は、自由曲面プリズム、光学系、110は、スクリーンである。

【0038】光源103から出た光束111は、非球面ミラー104で集光しマイクロミラー107に結像する。マイクロミラーからの反射光は色分解プリズム105でR、G、Bに分解され、パネル106に平行光となって入射する。すなわち、レンズ118は、テレセントリック系に配置されている。

【0039】表示用信号に応じて変調された反射光115がレンズ118に再び入射すると、暗表示光のみ108のアパーチャーを通りぬけ、自由曲面プリズム109に入射する。この自由曲面プリズム光学系を用いることにより従来より薄型で、収差の少ない像を、スクリーン110に結像できる。

【0040】これにより、リア型フロント型プロジェク

ション表示装置を高解像度、高輝度、低コスト、小型で 高コントラストできた。

【0041】これらの表示装置は、家庭用TVだけでなく、コンピュータ用モニター、カーナビ用表示装置、TV会議システム、飛行機等の各種表示パネル3次元映像ゲーム機器等、さまざまな用途に応用可能である。

【0042】(実施例5)図5及び図6を用いて本発明 の液晶表示装置をメガネ型ディスプレイに応用した例に 10 ついて説明する。

【0043】まず図6をもとにして、本例で用いた表示 光学系を説明する。4は図1乃至図3を用いて説明した 液晶表示装置で構成される。この表示装置には、光源, ビームスプリッター, シュリーレン光学系, 表示パネル が含まれるが、ここでは、これれらのユニットを4として示している。3 a は表示手段1からの光を観察者の目へ導光させるための第1の光学部材、3 b は第2の光学部材である。表示手段4からの光はまず第1の光学部材 3 a へ入射し、次に第1の光学部材の目側の全反射面1にて全反射されハーフミラーで構成される観察者凹面を向けた凹面ミラー2にて反射され先の全反射面2 a を透過して目へ導かれるようになっている。

【0044】この様子を図5に示す。図5(A)は頭部、(B)は側頭部からみた光路図を各々示す。

【0045】このように観察者は表示手段4の映像が外の風景にスーパーインポーズされて確認することが可能となる。本例ではスーパーインポーズ装置として示しているが単なる映像表示をみるだけの装置としてもよい。尚この時凹面ミラーは鏡となる。

【0046】本例では光学系の厚さが10mm~15mm程度で極めて薄い小型の表示装置を達成している。 又、視野画角が水平方向で±16.8°程、垂直方向で ±11.4°程と広角視野を達成している。

【0047】そしてこのような小型化、そして広角化を図り、良好に光学性能を図れたことの要因として本例では観察者側の面を全反射面そして透過面として利用したこと、又、凹面ミラー2bを目の光軸に対してかなり偏心させたことがあげられるが、これに加えて全反射面を曲面、特にアジムス角度により光学的パワーの異なる曲面としたこと、あるいはこの凹面ミラー2にアジムス角度により光学的パワーを与えたことの各々の要素が大きく寄与している。

【0048】特に凹面ミラー2にアジムス角度により光学的パワーを与えたことで、凹面ミラー自体が偏心していることにより発生する偏心収差を十分に取り除くようにすることを可能とした。又、全反射面も同様に曲面を与えることで凹面ミラーで発生する収差を補正するようにしている。

【0049】 (実施例6) 実施例6は、反射型の液晶パ 50 ネルにおいて、各画素のスイッチを単結晶のnチャンネ ルMOSFETとpチャンネルMOSFETとからなるトランスミッションゲートの構成とする。ただし、nチャンネルMOSFETの下部のみp型のウェル領域に埋め、pチャンネルMOSFETはn型のウェル領域に埋める構造にする。基板にはp型基板を用いる。


【0050】図7は、実施例6の液晶パネルの断面図である。図中、20は反射防止膜、723はnチャンネルMOSFET、53は遮光層、52は画素電極、717はp型の高濃度不純物領域、731はn型の高濃度不純物領域、702は10p型のウェル領域である。また、701はp型基板、772は、画像表示部の電源電位が印加されるn型ウェル領域、773は周辺駆動回路の電源電位が印加されるn型ウェル領域である。以前と同じ符号は以前と同じ部品を表すので、説明を省略する。

【0051】実施例6は、p型基板を用いるので基板電位が電源の最低電位にセットされる。この場合、パネルの基準電位は通常、接地電位で安定しており、パネルを固定する治具に対する対応(電源ショート、リーク防止、絶縁材など)が極めて楽になる。また、p型基板に分離して基けたn型のウェル領域772と773に異なる電位を印加することが可能となる。このため、画像表示部は20~35V系、周辺駆動回路は1V~5V系という構成が可能になる。

【0052】さらに、画像表示部にp型のウェル領域702とn型のウェル領域772を設けるツインウェル構造にすることにより、トランジスタのしきい値の安定、耐圧の向上がはかれ、自由度が広がる。さらに、スイッチであるMOSFETが単結晶であるので、高速動作に十分対応できる。

【0053】また、光のもれによるキャリアの発生による電位の変動や、隣接する画素などによる電位の変動などを受けることがなく、安定した表示特性が実現できる。また、表示領域のスイッチが単結晶からなるMOSFETであるトランスミッションゲート構成であるので、各FETのVth(しきい値)の影響を直接受けな

[図2]



い。よって、画面周囲でのコントラストの低下もなく、 温度などの環境変化から影響が少なく、高精細な表示が できる。

10

[0054]

【発明の効果】本発明の液晶表示装置は、導電層に電圧を印加することで複数の画素電極の間の領域または外周部の高分子散乱モードとすることで、アクティブ素子への光入射が最小に抑えられ、光リークは実質的にないか若しくは極めて小さいレベルに抑えられる。これにより高コントラスト、良好な色再現性をもつ表示装置が実現できる。又、本発明の液晶表示装置は、偏光板が不要となるため、高輝度な表示が得られる。

【図面の簡単な説明】

【図1】本発明の液晶表示装置の1例を示す模式図である。

【図2】本発明の液晶表示装置の1例を示す模式図である

【図3】本発明の液晶表示装置の1例を示す模式図である。

【図4】本発明の液晶表示装置を用いた表示装置の1例を示す模式図である。

【図5】本発明の液晶表示装置をメガネ型ディスプレイ に応用した例を示す模式図である。

【図6】本発明の液晶表示装置を配した光学系を示す模式図である。

【図7】本発明の実施例6の液晶表示装置の断面図である。

【符号の説明】

1 基板

30 21, 22, 23, 24, 25, 26 ソース

31, 32, 33, 34, 35, 36 ゲート

41, 42, 43, 44, 45, 46 ドレイン


51 ソース・ドレイン配線


53 導電層


54,56 スルーホール


55 開口部


【図3】

















フロントページの続き

(51) Int. Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 9 F	9/35	305		G 0 9 F	9/35	305	
G 0 9 G	3/36			G 0 9 G	3/36		